{ ===================================================== }
{    74LP133                                            }
{ ===================================================== }
logicname 74LP133

{ ----------------------------------------------------- }
{    実効譜                                             }
{ ----------------------------------------------------- }
entity TTL
input  D[13];
output Y;

   if (D==0x1FFF)
      Y=0;
   else
      Y=1;
   endif

ende

{ ----------------------------------------------------- }
{    機能実行譜                                         }
{ ----------------------------------------------------- }
entity sim
output D[13];
output Y;
bitr   tc[14];

   part TTL(D,Y)

   tc=tc+1;

   D=tc.0:12;

ende

endlogic