{ ===================================================== }
{    74LP366                                            }
{ ===================================================== }
logicname 74LP366

{ ----------------------------------------------------- }
{    ŽÀŒø•ˆ                                             }
{ ----------------------------------------------------- }
entity TTL
input  G1,G2;
input  D[6];
inout  Q[6];
bitn   iq[6],oq[6],cntq;

   enable(Q,iq,oq,cntq)

   oq=!D;

   if (!G1 & !G2)
      cntq=1;
   endif

ende

endlogic