{ ===================================================== }
{    74LP640                                            }
{ ===================================================== }
logicname 74LP640

{ ----------------------------------------------------- }
{    ŽÀŒø•ˆ                                             }
{ ----------------------------------------------------- }
entity TTL
input  G;
input  DIR;
inout  A[8],B[8];
bitn   ia[8],ib[8];
bitn   oa[8],ob[8];
bitn   cnta,cntb;

   enable(A,ia,oa,cnta)
   enable(B,ib,ob,cntb)

   oa=!ib;
   ob=!ia;

   if (G)
      cnta=0; cntb=0;
   else
      if (DIR)
         cnta=1; cntb=0;
      else
         cnta=0; cntb=1;
      endif
   endif

ende

endlogic