{ ===================================================== }
{    74LP688                                            }
{ ===================================================== }
logicname 74LP688

{ ----------------------------------------------------- }
{    実効譜                                             }
{ ----------------------------------------------------- }
entity TTL
input  G;
input  A[8],B[8];
output EQ;

   if (G)
      EQ=0;
   else
      if (A==B)
         EQ=1;
      else
         EQ=0;
      endif
   endif

ende

{ ----------------------------------------------------- }
{    機能実行譜                                         }
{ ----------------------------------------------------- }
entity sim
output G;
output A[8],B[8];
output EQ;
bitr   tc[9];

   part TTL(G,A,B,EQ)

   tc=tc+1;

   A=tc.0:7;
   B=tc.0:7;

   G=0;

ende

endlogic