 |
 |
 |
 |
 |
 |
 |
 |
 |
目次
●論理圧縮
▼SAMPLE.L
▼e0.VHD
論理圧縮
論理譜はコンパイラの行程の最適化で信号数が減らさ れクワイン・マクラスキー法による論理圧縮によって 式が縮小されて展開されます。 コンパイラを論理圧縮のツールに使いたいときは 論理式と真理値表から論理圧縮された式を各言語のフ ァイルに得ることができます。
SAMPLE.L
| 論理式 | 真理値表 | |
|---|---|---|
logicname sample
entity main
input a,b,c,d;
output y;
y = !a & !b & !c & !d
| !a & !b & !c & d
| a & !b & !c & d
| a & !b & c & !d
| a & !b & c & d
| a & b & !c & d
| a & b & c & !d
| a & b & c & d ;
ende
endlogic
|
logicname sample
entity main
input a,b,c,d;
output y;
switch(a,b,c,d)
case 0,0,0,0: y=1;
case 0,0,0,1: y=1;
case 1,0,0,1: y=1;
case 1,0,1,0: y=1;
case 1,0,1,1: y=1;
case 1,1,0,1: y=1;
case 1,1,1,0: y=1;
case 1,1,1,1: y=1;
endswitch
ende
endlogic
|
e0.VHD
変形された式をVHDLの式で示します。
library IEEE;
use IEEE.std_logic_1164.all;
entity main is
port(y0 : out std_logic;
a0 : in std_logic;
b0 : in std_logic;
c0 : in std_logic;
d0 : in std_logic);
end main;
architecture RTL of main is
begin
y0 <= (not a0 and not b0 and not c0)
or (a0 and d0)
or (a0 and c0) ;
end RTL;
|